【專利解密】聯(lián)芯半導體搶得市場先機

憑借28納米芯片需求，聯(lián)芯第一季度營運順利轉(zhuǎn)營，單季獲利較去年第四季的小幅虧損有了大幅改善。

在雙鑲嵌工藝的后段制作工藝中，必須去除在執(zhí)行蝕刻步驟以形成開口之后殘留的污染物，例如氧化銅、微粒或聚合物。在常規(guī)清潔步驟中，常使用溶劑去除。然而，清潔步驟引起的銅損失可能導致電性失效，并且影響到制作工藝良率。目前，該技術領域仍缺乏即時監(jiān)控技術可以在線立即的發(fā)現(xiàn)到清潔步驟后的銅損失制作工藝缺陷，而是需要通過費時的晶片偵測和故障分析才能過濾出電性功能不良的芯片。

為此，聯(lián)芯于2021年8月26日申請了一項名為“半導體元件”的發(fā)明專利（申請?zhí)? 202110987051.8）,申請人為聯(lián)芯集成電路制造(廈門)有限公司。

圖1 半導體元件制作方法示意圖

圖1為半導體元件制作方法示意圖，半導體中包含基底100，其上具有切割道區(qū)域SL和主動電路區(qū)域CR且二者臨近。在基底上有第一介電層110，其上形成有蓋層112。在主動電路區(qū)域內(nèi)的第一介電層中有銅內(nèi)連結(jié)構(gòu)ML。在切割道區(qū)域內(nèi)的第一介電層中有銅線段MS，構(gòu)成監(jiān)控圖案MP。銅線段MS包含第一末端E1和第二末端E2，第二末端電耦合到電荷累積結(jié)構(gòu)CAS。蓋層112上另形成有第二介電層120，其上為圖案層130，圖案層上形成平坦化層140，其上又形成光致抗蝕劑圖案層PR。接著，進行各向異性干蝕刻制作工藝，向下蝕刻光致抗蝕劑圖案層、平坦化層，以及未被圖案層遮蓋住的第二介電層和蓋層，然后繼續(xù)進行清潔制作工藝，去除殘留的污染物。

圖2 切割道區(qū)域內(nèi)監(jiān)控圖案示意圖

圖2為切割道區(qū)域內(nèi)監(jiān)控圖案示意圖，監(jiān)控圖案MP在切割道區(qū)域SL中，其中包含嵌入第一介電層中并且沿第一方向D1延伸的銅線段，銅線段MS包含第一末端E1，其具有第一側(cè)壁面S1、第二側(cè)壁面S2和位于他們之間的頂面TS。第二介電層覆蓋第一介電層和銅線段。狹縫開口位于第二介電層中并延伸至第一介電層中，從而暴露出銅線段的頂面TS、第一側(cè)壁面S1及第二側(cè)壁面S2。狹縫開口沿與第一方向正交的第二方向延伸。銅線段的一端面ES暴露在狹縫開口中。

本發(fā)明的主要特點在于：狹縫開口沿與第一方向正交的第二方向延伸，如此能夠使銅線段顯露出第一末端的第一側(cè)壁面、第二側(cè)壁面和頂面。這使得進行電子顯微鏡掃描時，可以在第二方向通過狹縫開口以傾斜的角度對銅線段進行檢測，實現(xiàn)了在線立即的監(jiān)控銅損失制作工藝缺陷。而且，通過使銅線段的第二末端電耦合到電荷累積結(jié)構(gòu)CAS，例如，電容器的上電極板或者電感器，大幅的增加了監(jiān)測的靈敏度。

簡而言之，聯(lián)芯的半導體專利，通過在第二方向經(jīng)狹縫開口以傾斜的角度對銅線段進行檢測，可以實現(xiàn)在線立即的監(jiān)控，及時發(fā)現(xiàn)清潔步驟后的銅損失制作工藝缺陷。

聯(lián)芯致力于集成電路制造，提供客戶在中國制造芯片的選擇，同時貼近國內(nèi)市場，滿足更多本地IC設計業(yè)者的需求。聯(lián)芯將發(fā)揮科技無所不在的影響力，成就更美好的未來。

聲明：本文版權歸原作者所有，轉(zhuǎn)發(fā)僅為更大范圍傳播，若有異議請聯(lián)系我們修改或刪除：zhangkai@cgbtek.com