臺(tái)積電官方科普：什么是DTCO？
臺(tái)積電官方科普：什么是DTCO？
值此臺(tái)積公司成立35周年之際，回顧我們一路走來(lái)辛苦耕耘的成果，同時(shí)也展望未來(lái)的前景。臺(tái)積公司自從1987年推出3微米技術(shù)以來(lái)，一直發(fā)展到今年準(zhǔn)備量產(chǎn)3納米制程技術(shù)，然而我們不會(huì)滿足于現(xiàn)狀，市場(chǎng)永遠(yuǎn)期待半導(dǎo)體技術(shù)能夠以穩(wěn)定且可預(yù)期的速度往前演進(jìn)，第五代通訊和人工智能開(kāi)拓了許多新的應(yīng)用領(lǐng)域，信息量和傳遞速度都有爆炸性的成長(zhǎng)，對(duì)運(yùn)算能力和功耗效率的提升都有更大的需求。
業(yè)界依循的電晶體尺寸微縮法則過(guò)去已帶領(lǐng)我們將每個(gè)世代技術(shù)的效能、功耗效率、與面積密度不斷向上提升，這條路我們將會(huì)繼續(xù)走下去，同時(shí)我們也在探索其他嶄新的領(lǐng)域，舉例來(lái)說(shuō)，臺(tái)積公司的3DFabric?先進(jìn)封裝及芯片堆疊技術(shù)可以從系統(tǒng)層面來(lái)改善效能，我們的研發(fā)團(tuán)隊(duì)在新穎的材料方面也有突破性的進(jìn)展。
另外一項(xiàng)同樣重要的解決方案則是所謂的設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（Design-Technology Co-Optimization，DTCO），我將帶領(lǐng)大家一窺這項(xiàng)在臺(tái)積公司過(guò)去幾個(gè)世代先進(jìn)技術(shù)之效能提升方面扮演重大角色的神秘方法。
設(shè)計(jì)技術(shù)協(xié)同優(yōu)化誠(chéng)如其字面所示就是設(shè)計(jì)與制程技術(shù)尋求整合式的優(yōu)化，來(lái)改善效能、功耗效率、電晶體密度、以及成本，在支援新的制程技術(shù)時(shí)通常歷經(jīng)重大的架構(gòu)創(chuàng)新，而非提供與前一代技術(shù)完全相同的結(jié)構(gòu)，僅有做到更小而已。
DTCO的果實(shí)絕非唾手可得，制程研發(fā)團(tuán)隊(duì)與設(shè)計(jì)研發(fā)團(tuán)隊(duì)一開(kāi)始就必須攜手合作，針對(duì)下一世代技術(shù)的定義進(jìn)行設(shè)計(jì)技術(shù)協(xié)同優(yōu)化，兩個(gè)團(tuán)隊(duì)必須保持開(kāi)放的心態(tài)，探索設(shè)計(jì)創(chuàng)新與制程能力的可能性，許多創(chuàng)新的想法都在這個(gè)階段被提出來(lái)，其中有些想法可能太積極而無(wú)法借由既有技術(shù)實(shí)現(xiàn)，有些想法初步看起來(lái)可能很有潛力，但是結(jié)果卻沒(méi)那么實(shí)用，設(shè)計(jì)技術(shù)協(xié)同優(yōu)化的目的就在于定義真正有意義的調(diào)整，超越單純的幾何微縮，進(jìn)而達(dá)成提升效能、功耗、面積的目標(biāo)。
完成設(shè)計(jì)技術(shù)協(xié)同優(yōu)化的參數(shù)定義之后，下一步則是尋出“制程窗口”的極限，借由密集來(lái)回的互動(dòng)過(guò)程調(diào)整，定義制程的范圍邊界以達(dá)成最佳的效能、功耗、面積，并仍可以高良率大量生產(chǎn)。
為了確保設(shè)計(jì)技術(shù)協(xié)同優(yōu)化創(chuàng)新帶來(lái)的效能、功耗、面積優(yōu)勢(shì)能夠應(yīng)用在客戶(hù)的產(chǎn)品上，臺(tái)積公司與開(kāi)放創(chuàng)新平臺(tái)聯(lián)盟之電子設(shè)計(jì)自動(dòng)化伙伴攜手合作，使用的工具能夠精準(zhǔn)符合新的制程設(shè)計(jì)法則，充分利用新的技術(shù)優(yōu)化來(lái)進(jìn)行設(shè)計(jì)最佳化并達(dá)成效能、功耗、面積的目標(biāo)。
舉例來(lái)說(shuō)，7納米就是設(shè)計(jì)技術(shù)協(xié)同優(yōu)化成功的明證之一。臺(tái)積公司在16納米率先采用鰭式場(chǎng)效（FinFET）電晶體結(jié)構(gòu)時(shí)，我們應(yīng)用三鰭結(jié)構(gòu)于單一標(biāo)準(zhǔn)元件，提供優(yōu)于平面式電晶體的驅(qū)動(dòng)強(qiáng)度。基于鰭式分離的特性，第一代FinFET技術(shù)使用通用型鰭式柵格（global fin grid）將鰭的置放彈性最大化，此類(lèi)型柵格預(yù)先設(shè)定好鰭的置放位置，是一種應(yīng)用在整個(gè)芯片上支援邏輯及混合訊號(hào)設(shè)計(jì)的通用鰭式柵格系統(tǒng)。
邁入到7納米的時(shí)候，我們發(fā)現(xiàn)通用型鰭式柵格也許不是優(yōu)化效能、功耗、面積的最佳選擇，因此在進(jìn)行設(shè)計(jì)技術(shù)協(xié)同優(yōu)化探索時(shí)推出特殊型鰭式柵格（local fin grid）的概念，創(chuàng)造了優(yōu)化標(biāo)準(zhǔn)元件鰭片置放的靈活性，并將寄生電容和電阻降到最低。如此一來(lái)，相較于前一世代制程，我們能夠使用更少的鰭數(shù)量來(lái)達(dá)到所需的效能，同時(shí)提升密度。相較于10納米制程，DTCO讓我們的7納米制程邏輯密度增加超過(guò)1.6倍，速度增快約20%，功耗降低約40%，首次在開(kāi)放平臺(tái)上提供半導(dǎo)體產(chǎn)業(yè)最先進(jìn)的邏輯制程。N7制程已進(jìn)入量產(chǎn)的第四年，需求依舊強(qiáng)勁，一波又一波的客戶(hù)采用這項(xiàng)制程支援從中央處理器到消費(fèi)性電子的各種嶄新應(yīng)用產(chǎn)品。
在7納米制程上減少鰭數(shù)量是我們?cè)谧罱鼛资来瞥讨袑?shí)現(xiàn)設(shè)計(jì)技術(shù)協(xié)同優(yōu)化的諸多創(chuàng)新范例之一，DTCO涵蓋所有臺(tái)積公司提升技術(shù)價(jià)值的創(chuàng)新，其中包括邏輯、靜態(tài)隨機(jī)存取記憶體、類(lèi)比、以及輸入輸出等。秉持同樣的精神，我們持續(xù)與客戶(hù)進(jìn)行DTCO的合作，進(jìn)一步強(qiáng)化我們的技術(shù)并且協(xié)助客戶(hù)獲取產(chǎn)品的最大價(jià)值，這樣的合作展現(xiàn)了臺(tái)積公司與客戶(hù)之間互惠共生的關(guān)系，推動(dòng)產(chǎn)業(yè)往前邁進(jìn)。
聲明：本文版權(quán)歸原作者所有，轉(zhuǎn)發(fā)僅為更大范圍傳播，若有異議請(qǐng)聯(lián)系我們修改或刪除：zhangkai@cgbtek.com
COPYRIGHT北京華林嘉業(yè)科技有限公司 版權(quán)所有 京ICP備09080401號(hào)
