臺積電攜手力晶打造3D整合芯片 已開始量產(chǎn)出貨
來源:臺灣經(jīng)濟日報
臺積電、力晶兩大集團攜手,透過DRAM與邏輯芯片的真3D堆疊異質(zhì)整合技術(shù),打造全球最強異質(zhì)整合芯片,協(xié)助客戶打破摩爾定律的限制,領(lǐng)先英特爾、三星等勁敵,為全球首創(chuàng)。該3D整合芯片提供相對于現(xiàn)有高帶寬存儲器(HBM)十倍以上的高速帶寬及數(shù)倍容量,為中國臺灣地區(qū)半導(dǎo)體業(yè)筑起更難超越的高墻。
力晶集團昨(25)日透過旗下客制化產(chǎn)品研發(fā)暨智財授權(quán)商愛普,宣布這項訊息。這是中國臺灣地區(qū)半導(dǎo)體技術(shù)又一大突破,相關(guān)產(chǎn)品已開始量產(chǎn)出貨,鎖定區(qū)塊鏈、AI、網(wǎng)通等先進應(yīng)用,過程當(dāng)中,愛普“小兵立大功”,負責(zé)引案、設(shè)計、研發(fā)等工作,并串連臺積電在邏輯芯片代工與3D堆迭制造能力,以及力晶旗下力積電存儲器代工制造能量,打造出世界第一的異質(zhì)整合晶片。
此次兩大集團合作分工,由愛普提供的VHM(3D堆疊技術(shù)存儲器),包含客制化DRAM設(shè)計及DRAM與邏輯芯片整合介面的VHM LIn KIP;力積電供應(yīng)客制化DRAM晶圓代工制造,最后由臺積電提供邏輯制程晶圓代工及3D堆疊制造服務(wù)。
臺積電自十年前開始耕耘先進封裝,陸續(xù)開發(fā)CoWoS、封裝內(nèi)封裝乃至逐步發(fā)展自先進封裝3D fabric整合平臺,在今年技術(shù)論壇上也特別說明先進封裝產(chǎn)能擴充計劃。
力積電表示,邏輯芯片與DRAM的3D整合,是力積電在AI存儲器策略上的最新成果,這項3D技術(shù)將可為DRAM的帶寬創(chuàng)造前所未見的可能性,對于AI、網(wǎng)通及圖像處理等特別需要大量帶寬的應(yīng)用,將有極大的幫助。
愛普表示,半導(dǎo)體封裝技術(shù)已從傳統(tǒng)的2D封裝演進到2.5D,再到真正的3D封裝,而2.5D封裝是將多片芯片封裝于同一塊硅中介板上,但真正的3D封裝技術(shù)則是以垂直的連接方式,將多片芯片直接立體地互相堆疊,相較于2.5D封裝,邏輯芯片與DRAM的3D整合,將可在顯著降低傳輸功耗的同時,同時大幅提升內(nèi)存的帶寬。
此次推出的3D整合芯片,提供相對高帶寬存儲器十倍以上的高速帶寬,搭載超過4GB內(nèi)存容量,并且是7納米制程邏輯芯片內(nèi)存SRAM最大容量的五到十倍。
(聲明:本文版權(quán)歸原作者所有,轉(zhuǎn)發(fā)僅為更大范圍傳播,若有異議請聯(lián)系我們修改或刪除:wang@cgbtek.com)
COPYRIGHT北京華林嘉業(yè)科技有限公司 版權(quán)所有 京ICP備09080401號